“這顆晶片的架構，我們還是搞的太複雜了，把所有模組都加到裡面，對我們的團隊而言確實是一個極大的挑戰。”
陳星好奇的再次看向白板，雙核能跑到550Mhz，這特麼很牛逼了好不好？
團隊才成立多久？
他們還不滿意？
陳星盯著白板，大腦在飛速運轉，似乎有點明白為啥這群工程師會鑽牛角尖了。
他不是專業的晶片設計工程師，對底層電路的理解遠不如林先動他們。
但是，得益於後世的記憶，他對晶片發展的技術路線，對各種架構的優劣取捨，還是有一些超前認知。
時序收DENLIAN問題，在晶片設計初期是老大難。
通常的解決方法，無非是插入更多的暫存器來打斷長路徑，或者用更先進的工藝庫來減少門延遲。
但這些常規手段，以林先動和陸教授的經驗，肯定都試過了。
問題到底出在哪裡？
陳星的目光在白板上緩緩移動，最終停留在了CPU核心的微架構圖上。
“林博士，我們這個核心，是基於ARMv7指令集，自主設計的微架構，對吧？”
“是的，陳總。”林先動立刻回答，“我們參考了ARM官方的Cortex-A8設計，但在分支預測和亂序執行單元上，做了我們自己的大幅度改進，理論上，同頻效能會比A8更強。”
“亂序執行……”陳星嘴裡咀嚼著這個詞，一個被無數事實證明過的念頭，忽然從記憶深處閃過。
他走到白板前，拿起筆。
“我們的亂序執行視窗，或者說ROB（重排序快取器），設計了多少項？”他問。
林先動愣了一下，沒想到陳總會問得這麼具體。他回答道：“為了追求極致的單核效能，我們設計了32項的ROB。這在目前的移動處理器裡，算是非常激進的方案了。”
“問題，可能就出在這裡。”
陳星的手指，在“亂序執行單元”那個方框上點了一下。
“我們畢竟是第一次做這麼複雜的處理器，經驗不足，我很理解。”陳星的聲音不大的說。
“亂序執行的邏輯本身就極其複雜，視窗開得越大，相關的排程邏輯、依賴判斷邏輯、結果轉發邏輯就越龐雜，這些複雜的邏輯電路堆疊在一起，必然會導致某些關鍵路徑變得過長，時序延遲暴增。”
“效能和頻率，本身就是一對矛盾體。我們過分追求理論上的IPC，卻忽略了頻率這個更關鍵的因素，IPC再高，頻率上不去，最終的絕對效能還是空中樓閣。”
陳星轉過身，目光掃過林先動和陸遠江，語氣變得果斷。
“我的建議是，砍掉一半！”
“把ROB從32項，首接砍到16項，甚至更少！把整個亂序執行單元的邏輯簡化下來，優先保證時序收斂，把頻率給我提上去！”
“我們現在要做的，是先生存，再發展！先讓晶片能用，能跑起來，再去談什麼極致效能，我們不能一口吃成個胖子！”
整個會議室，一片死寂。
？半一掉砍
！行麼怎這……這
