一份裝訂成冊的技術文件，厚度超過兩釐米。
一個行動硬碟，裡面存著臺積電出具的完整流片測試報告。
陳雲海沒有先看文件，而是先把那枚晶片取了出來。
他從自己的包裡掏出一隻便攜放大鏡和一把防靜電鑷子,鑷子夾起晶片翻到背面，放大鏡湊到距離晶片大約三釐米的位置。
陳雲海看了足有半分鐘，期間沒有任何人出聲。
會議室裡安靜到能聽見空調出風口的嗡嗡聲。
“die的面積大約在多少？”陳雲海開口問，眼睛沒離開鏡片。
“67平方毫米。”陸遠江答道。
陳雲海把放大鏡放下，在腦子裡算了一下。32nm製程、1GB容量、67平方毫米的die面積，這個數字和三星同期的K9F8G08U0M相比偏大了約12%，屬於首次投片的正常偏差範圍。
他把晶片放回盒子裡，伸手翻開了那本技術文件。
文件的第一章是儲存單元結構設計。陳雲海從第一頁開始看，看了大約十頁後把手指按在其中一張電路示意圖上。
“這個浮柵結構的隧穿氧化層厚度你們取了多少？”
“7.2奈米。”陸遠江不需要翻文件，首接回答。
“比三星的公開引數薄了將近一個奈米，你們做過可靠性驗證嗎？擦寫一萬次以後的氧化層退化情況怎麼樣？”
陸遠江從移動硬盤裡調出一份spreadsheet，轉過筆記型電腦的螢幕讓陳雲海看。
“擦寫一萬次後氧化層閾值電壓漂移0.3V，在可接受範圍的邊緣，我們後續會在量產版本中把厚度調回到7.5奈米，犧牲一點寫入速度換可靠性。”
陳雲海盯著螢幕上的資料曲線看了幾秒，手指沿著橫軸從一千次滑到一萬次。
曲線的走勢是對的。前兩千次幾乎是平坦的，兩千次到五千次開始有可見的上升，五千次以後斜率增大。
這個退化曲線的形狀和他在學術文獻裡看到的三星同類產品的公開資料高度一致。
“你以前在奇夢達做的是DRAM。”
陳雲海說這句話的時候抬起頭，首接看著陸遠江。
陸遠江點了一下頭。
“DRAM和NAND的工藝相通性確實超過60%，但剩下那40%的差異——儲存單元結構、多值儲存的程式設計演算法、壞塊管理策略，這些跨得過去嗎？”
坐在一旁的趙利劍和李文海都把目光投向了陸遠江。
這個問題不是隨便問問，這是整份報告最核心的質疑點。
一個做DRAM出身的團隊轉做NAND，跨度有多大？
陸遠江的回答不急不慢。
“陳院士，您說的這40%的差異確實是我們遇到的最困難的部分,坦白講，奇夢達時期我們的DRAM設計經驗在儲存陣列的佈局、位線驅動電路、靈敏放大器這些方面幫了很大的忙，但在NAND特有的浮柵程式設計策略和多值判讀上，我們走了接近一年的彎路。”
”。下以方次51負的01了在制控率速元位誤的存儲值多，窄收的佈分電值閾了來換但，%04約了加增間時計設式程是價代的出付，V2.0了到調V5.0的初最從量進步電的步一每，計設式程衝脈進步量增，案方法算演計設式程PPSI的們我是這“
